Proiectarea implementării AES pe platforme FPGA

Lucrarea de față se adresează celor interesați de implementarea hardware, utilizând platforme FPGA (lb. engl. Field Programmable Gate Array), a algoritmilor criptografici actuali, fie că este vorba despre studenți, masteranzi, doctoranzi, cadre didactice, cercetători ori pasionați ai domeniului. Este o încercare de a aduce mai aproape de acest subiect pe oricine încearcă să proiecteze o aplicație de acest gen, presupunând cunoștinţe minimale de electronică digitală, limbaj de programare VHDL (lb. engl. Very High Speed Integrated Circuit Hardware Description Language), dar și de criptologie.

Vizualizare cuprins